С памятью DRAM было значительно проще
9 сентября 2026, 12:13Системные платы, память, чипсетыCXMTDexter2
Китайская компания CXMT столкнулась с серьезными проблемами при освоении массового производства HBM3 — высокоскоростной памяти, применяемой в ускорителях искусственного интеллекта. Согласно информации корейского издания Chosun, первоначальный выход качественных восьмислойных чипов составляет всего 25–30%.
Ситуация усугубляется последующими испытаниями. Источники сообщают, что финальную проверку проходят лишь около 70% уже отобранных изделий. В результате итоговый выход годной продукции может составлять всего 18–21%: из 100 произведенных HBM-чипов 80% могут оказаться бракованными.
Основные трудности связаны не с производством самих кристаллов DRAM, а с их интеграцией в многослойную память HBM. В отличие от стандартной оперативной памяти, такие чипы состоят из нескольких кристаллов, уложенных друг на друга и соединенных вертикальными проводниками TSV (Through-Silicon Via).
Для формирования TSV в кремнии создаются тысячи микроскопических отверстий с вертикальными электрическими соединениями. По данным источников, один HBM-чип CXMT может содержать около 3000 таких соединений, и именно этот процесс остаётся одним из самых проблематичных. Поскольку дефект на любом этапе делает непригодным весь стек памяти, производство HBM намного сложнее, чем традиционной DRAM.
До сих пор CXMT успешно улучшала свои позиции в сегменте обычной DRAM, чему способствовало перераспределение производственных мощностей крупнейших игроков в пользу HBM. Однако освоение выпуска многослойной памяти оказалось значительно более сложным процессом.
Источники:WCCFChosunСистемные платы, память, чипсеты247 минут назад
Источник